SEMICONDUCTOR SURFACE TREATMENT METHOD AND EQUIPMENT

Patent number: JP5036613 (A)
Publication date: 1993-02-12

Inventor(s): TAKABAYASHI MEIJI; NAKAGAWA KATSUMI; TAKEUCHI EIJI

Applicant(s): CANON KK

Classification:

- international: H01L29/786: H01L21/22: H01L21/26: H01L21/336: H01L29/78: H01L31/04:

H01L29/66; H01L21/02; H01L31/04; (IPC1-7): H01L21/22; H01L21/26; H01L21/336;

H01L29/784: H01L31/04


- european:

Application number: JP19910186492 19910725
Priority number(s): JP19910186492 19910725

PURPOSE:To manufacture semiconductor excellent

Abstract of JP 5036613 (A)

in characteristics in a short processing time, with a simple equipment, so as to have superior uniformity over a large area, by making dopant elements evaporated by a vacuum evaporation method stick on the semiconductor surface, and projecting light having continuous spectrum from the ultraviolet region to the near infrared region. CONSTITUTION: In a semiconductor surface treatment chamber 101 whose inside pressure is reduced, a dopant source contained in a crucible 110 is heated with a filament 111 and evaporated. The evaporated dopant source sticks on the semiconductor surface of a substrate 106 to be treated. At the same time, said surface is irradiated with light having continuous spectrum from the ultraviolet region to the near infrared region, by a light irradiation means 116.: By the contribution of ultraviolet radiation, the semiconductor surface is always in an active state. By the contribution of lights from the visual region to the near infrared region, the semiconductor surface is heated, and the diffusion of dopant elements into the inside of semiconductor is progressed. Hence semiconductor excellent in characteristics can be uniformly manufactured over a large area, in a short time.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開平5-36613

(43)公開日 平成5年(1993)2月12日


(51)Int.Cl. ⁵ H 0 1 L 21/22 21/26 21/336	L	庁内整理番号 9278-4M 8617-4M 9056-4M 7376-4M	FI		
			H01L	29/ 78 3 1 1	
			審査請求 未請求	31/04 R 請求項の数 2(全 9]	B 夏) 最終頁に続く
(21)出願番号	特願平3-186492		(71)出順人	000001007 キヤノン株式会社	
(22)出順日	平成3年(1991)7月	月25日	(72)発明者	東京都大田区下丸子37 高林 明治 東京都大田区下丸子37 ノン株式会社内	
		•	(72)発明者	中川 克己 東京都大田区下丸子37 ノン株式会社内	「目30番2号 キヤ
			(72)発明者	竹内 栄治 東京都大田区下丸子37 ノン株式会社内	「目30番2号 キヤ
			(74)代理人	弁理士 若林 忠	

(54) 【発明の名称】 半導体表面処理方法及び装置

(57)【要約】

【構成】 ドーパント元素を含む蒸発源を蒸発させ半導 体表面に付着させると同時に、該半導体表面に紫外から 近赤外までの連続スペクトルを有する光を照射して、紫 外光により半導体表面の表面エネルギーを高め、ドーパ ント元素及び半導体表面を活性化し、さらに可視から近 赤外光により半導体表面の加熱を行ない、半導体内部へ のドーパントの拡散を促進させ不純物のドーピングを行 なう。

【効果】 特性の優れたp型またはn型の半導体を大面 稿にわたり均一性よく、短い処理時間で製造することが でき、特に高性能な太陽電池や液晶ディスプレーの様な 大面積の半導体デバイスの低コストでの製造を可能とし た。また、大面積化が容易なため量産性の高いロールト ゥロール装置にも応用でき、大幅なスループットアップ 及び低コスト化が可能となった。



【特許請求の範囲】

[請末項.1] 減圧にされた半導体表面処理強内に於いて、ドーパント元素を含む振発頭を熱エネルギーにより 蒸発させ半準体表面に付着させると同時に、該半導体表 面に紫外から近赤外までの連続スペクトルを有する光を 照射して、紫外光により半導体表面の表面エネルギーを 高め、ドーパント元素及び半導体表面を活性化し、さ に可扱から近赤外光により半導体表面の加酸を行ない、 半導体内部へのドーパントの拡散を促進させ不純物のド ーピングを行なうことを特徴とする半導体表面処理方 注

【請求項2】 半導体表面処理室、該処理室内に設けられた半導体表面を有する坡処理基体、前記処理室を被正状態に保持するための排気手段、前記処理室内に設置されたドーバント元素を含む無発源、族蒸発施を加熱蒸発するための無免源加熱手段、被処理基体表面に紫外から近赤外の連続スペクトルを有する光を照射するための光・駅計算段とを有し、域ににもた半導体表面と響な中では、第外光・により半導体表面の表面エネルギーを高め、ドーパント元素のでは、音が発・では、10 無発させ半導体表面の表面エネルギーを高め、ドーパント元素のでは、10 無発させ半導体表面の表面エネルギーを高め、ドーパント元素のでは、10 非導体表面の表面エネルギーを高め、ドーパント元素のでは、10 半導体表面の差面エネルギーを高め、ドーパント元素のでは、10 半導体表面の処理を行ない、半導体内部へのドーパント元素の拡散を促進し半導体表面の処理を行なうことを特徴とする半導体表面処理逻辑。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体表面処理方法及び 技慣に関し、特に高性能な太陽電池や被晶ディスプレイ のアクティブマトリクス回路等の大面積半導体デバイス の最産に好適な半導体のドーピング方法及びドーピング 装置に関する。

[0002]

【役集の技術】最近の半薄体デバイス技術の流れとして、半導体メモリやイメージセンサーに代表される微細化、集積化の方向と共に、太陽電池や液晶ディスプレーのアクティブマトリクス回路に代表される大面積化の方向がある。大血積半導体ゲバイスにおいては、単位面積あたりの製造コストを接力下げる必要がある。そのため半導体状料として単結曲シリコンウェハーと共に、ガラス、金属、セラミックス等の集価な基板上体積されたアモルファスや多結品の半導体薄膜が用いられ始めている。しかレデバイスの製造コストを下げるためには、他の表製造プロセスについても低コスト化が要求される。また製造されたデバイスは30cm角あるいはそれ以上の大面積にわたって特性が均一でなくてはならない。すなわち大面積デバイスにはそれにふさわしいプロセス技術が開金をおなくてはならない。すなわち大面積デバイスにはそれにふさわしいプロセス技術

【0003】各製造プロセスの中でも大面積化の観点から最も重要な技術としてドーピング技術があげられる。

【0004】半導体のドービング技術として最も一般的 に用いられてきたのは熱症散法である。熱拡散法は半導 体表面に動布または堆積させた腰の中に含まれるドーパ ント原子を通常1000℃以上の高温で半導体中に拡散 しドーパントとして活性化する技術である。この方法は 比較的容易に大面積デパイスに適用できるが、高温を用 いるため薄膜半導体に応用するに際し使用可能な基板に 耐から変ける。また処理に共時間を要し製造のスループ ットが良くない。

[0005]また他の一般的なドーピング技験としてイ オンインプランテーション法がある。この方法では真空 中でイオン化したドーパント原子イオンのビームから、 質量分析により不純物を取り除いた後、電界で加速して 半導体中に打ち込み、通常800℃以上の理便でアニー ルしてドーパントを活性化する方法である。この方法で はドーパントの制御がしやすいが、大面積にわたりピー ムを走査する必要がありやはり製造のスループットが良 くない。また装置が大がかりになりコスト面で不利とな る。

【0006】 一方、熱CVDやプラズマCVD等の方法

で気相から地積する薄膜半導体の場合には、薄膜の堆積 肺に気相中にドーパントを含むガスを促合して薄膜半導体 作中にドーパント原子を導入する方法がある。この分 では比較的大面積化も容易で、スループットも熟拡散法 やイオンインプランテーション法に比べるとよいが、形 成された n型または p型の半導体の特性は必ずしもかっ ではなく半等様デバイスへの応用には不十分な点が多か った。よく知られた例としては、熱CV Dにより多結局 Siを地積する際、原料のモノシラン (SiH.) にフ オスフィン (PH.) を混合して n型にようとする と、特に高速度では Si結晶粒が小さくなり n型 Siと しての特性が、熱拡散法やイオンインプランテーション 法で n型にする場合に比べて劣ったものとなる。またプ ラズマCV D法でアモルファスシリコン (a - Si)を

接での電配する場合に比べて劣ったものとなる。またプ ラズマCVD基でアキルファスシリコン(α -S-i) を 堆積する際、原料のS i H_i (i) が低下しようとすると、光学的パンドギャップ (E_g) が低下し、局在準位が増加してp型半導体とし ての特性は劣ったものとなる。

【0007】その理由としては、ドーパントを含むガス が気相中に混合されると、半導体を構成する主成分の元 素(Si等)を含むガスの反応に影響を及ぼし、半導体 の堆積のブリカーサー(堆積反応の前駆体)を変化させ るためと考えられる。

[0008]また堆積によりドーピングを行なうと、一 般には基板上の特定の場所に選択的に 四型やり型の半導 体領域を形成する事ができない。このため特に推晶ディ スプレーへの応用においてはプロセスが複雑化する。こ の様な観点からいくつかの提案がなされている。

【0009】M. B. SpitzerとS. N. Bunkerはp型単結晶S i に、質量分析を行なわずにリンをイオンインプランテ ーションによりpn接合を持つ変換効率15%の太陽電 池を作った(16th IEEE Photovoltaic Conf. SanDiego, 1982, p711-)。H. Itoh等も同様な方法で反射防止層無 しで変換効率10%の太陽電池を作った(Proc. 3rdPVS EC in Japan (*82) p.7-)。質量分析を行なわないイ オンインプランテーション法では、装度は比較的簡単と なり製造のスループットも向上する。しかし太陽電池 の応用上、十分なほどの大価値の処理は困難である。ま た彼らの実験ではイオンを打ち込んだ後、550℃また は600℃以上でアニーリングを行なっており、製造の スループットが低いばかりでなく、薄膜半導体への応用 に対して制約が多い。

【0010】またS.D. Westbrook等は、硼素を含むガス をグロー放電で分解しさらに電界を印加する事により硼 素イオンを加速し、n型単結晶Siに打ち込んだ後、5 50℃以上でアニールを行なって、変換効率19%もの 太陽電池を作っている (Appl. Phys. Lett. Vol.50 ('8 7) p. 469-)。一方、吉田、瀬恒、平尾は同様の装置を 用いてリンのa-Siへのドーピングを行ない薄膜トラ ンジスター (TFT) を作っている (IEEE Elec. Devic e Lett. Vol.9(1988) p.90-)。これらの方法では大面 **積化がしやすく、製造のスループットも比較的良い。ま** た後者において示されているように、半導体面の特定の 場所に選択的にp型またはn型の領域を形成する事が出 来る。しかし質量分析を行なわないためドーパントイオ ン以外に各種の不必要なイオンも高速で打ち込まれる事 となる。従って十分な温度でアニールする事が困難なa - Siの場合には、特にイオンによるダメージが取り除 きにくく、a-Si太陽電池への応用に当たっての障害 になっていた。またイオン以外の中性のドーパント原子 については制御ができず、これらのドーパント原子が装 置の各部に拡散し易い。特にa-Si太陽電池では通常 pin接合を用いており、少なくともn型、i型、p型 の3層から、さらに複数のpin接合を積層したタンデ ム型 a - S i セルでは 6層、 9層からなる。これらのド ーパントは隣接する導電型の異なる半導体層(特に i 層) に混入すると、デバイスの特性に悪影響を与え易 い。中でもa-Si太陽電池の量産を目的として長尺の 帯状基板に連続堆積を行なうロールトゥロール装置で は、隣接する成膜室へのドーパントの拡散が起こり易

【0011】このように高性能なa-Si太陽電池を最 産するためには、大面積~のドーピング技術をさらに改 善する必要があった。また結晶半導体太陽電池や、液晶 ディスプレーの場合にも製造のスループットの良いドー ピング技術の開発が望まれていた。

[0012]

【発明が解決しようとする課題】 本発明はこのような現 状に鑑みなされたものであって、半導体デバイスの製造 において、ドーパントの不要の拡散を抑え、簡単な装置 構成で、特性の優れた P型または n型の半導体を、大面 積に亘り助一性良く、短い処理時間で製造する方法及び この方法を実施するための整理を提供し、特に高性能な 太陽電池や被晶ディスプレイのような大面積の半導体デ バイスの低コストでの製造を可能とし、これらのデバイ スの普及に参与することを目的とする。

[0013]

【課題を解決するための手段】本発明者らは、従来の半 様体表面処理方法及び装置における前途の路間體を克服 して、上述の本税明の目的を造成サイベ 鋭度研究を重ね たところ、真空蒸着法を応用すれば大面積処理が容易に 可能であり、且つ処理装置及び原材料費が振偏になる知 見を得た。

【0015】然るに本発明は、上述の本発明者らが得た 知見及び本発明者が確認した事実に基づいて完成するに 至ったものであり、半導体変面処理方法及び装置に関す るものである。

【0016】即ち本発明により提供される半導体表面処理方法は、純圧にされた半導体表面処理室内に於いて、 ドーパン・元素を含む蒸発感象無スポルギーにより業発させ半導体表面付着させると同時に、該半導体表面に繋 外から近赤外までの連続スペクトルを有する光を照射して、紫外光により半導体表面の表面エネルギーをあい、 ドーパント元業及び半導体表面を活性化し、さらに可規から近赤外光により半導体表面の加熱を行ない、半導体の部へのドーパントの拡散を促進させ不純物のドーピンタを行なったとを特徴としている。

【0017】また本発明により提供される半導体表面処理装置は、半導体表面処理法、膜処理運序に設けられた半導体表面を付する被処理法、膜処理運序に設けられたドーパント元素を含む蒸発源、膜蒸発原を加熱無発するための漆を添加熱手段、接処理基体表面に業外から近赤外の連続スペクトルを有する光を照射するための光順射手段とそれし、滅圧にされた半導体表面必運整内に於いて、ドーパント元素を含む蒸発源を熱エネルギーにより業体表面の重なされるされるである。大一パント元素をでは、素外光により半導体表面の無数を行ない、半導体内部への下一パント元素及び半導体表面の無数を行ない、半導体内部への下一パント元素及び半導体表面の無数を行ない、半導体内部へのドーパント元素及の拡散を促進し半導体表面の処理を行なうことを特徴としている。

【0018】なお、本発明により提供される上記方法及 び装腹においては、半導体表面を有する被処理基体は、 その表面に半導体を有する基体であれば何でも良い。例 えばシリコン、ゲルマニウム、ガリウム既美勢の単結晶 半導体基板や多結晶半導体基板等の結晶半導体系基板、 またはシリコン、ゲルマニウム、シリコンゲルマニウ ム、炭化シリコン、窒化シリコン等の非結晶半導体 を形成させた絶縁性基板、半導体性基板、等電性基板等 が挙げられる。被処理基体の形状は、限定されるもので はないが例えばウェハー状、角型、帯状、長尺状等が挙 げられる。

[0019] 本発明により提供される前記ドーパント元 素を含む然発源としては、核処理基体の半導体表面の導 電単を変更できるドーパント元素を含むものであればな んでもよく、例えばシリコン系半導体やゲルマニウム系 半導体に対しては硼素、リン、アルミニウム、アンチモ ン等が維げられる。

[0020] 本発明により提供される前に接を源に熟ま ネルギーを与え加熱蒸発するための蒸発源加熱手段としては、蒸茶源を減圧雰囲気中で加熱できるものであれば 何でも良く、例えばフィラメント、ボート等による抵抗 加熱、電子ビームによる加熱やシーザービーム等の光に よる加熱等心等が行わる。

[0021] 本発明に使用可能な光照射手段としては、 少なくとも300m~800mmの連携スペクトルを イする光生照射するものであり、例えば、キセノンラン ブ、ハロゲンランブ、または低圧水銀灯、電水菓ラン ブ、エキシマレーザーの組み合わせ等を挙げることがで きる。

【0022】以下本発明を、図面により更に詳しく説明 するが、本発明はこれにより何等限定されるものではな い。

【0023】図1は、本売明の方法を実施するのに好適な 本発明の装置の概断図である。同図に於いて、101 は半導体表面処理装置、102は処理室である。被処理 基板106は馬体ホルゲー105に固定され、110は 発発源を住込むためのアルミナ製坩場であり、坩場11 0には短熱用ワィラメント111が答かれており、フィ ラメント111は、フィラメント加熱用電源113に検 続されている。処理室102は、排気1112より不図 示の排気ボンでによって裏で排除する事ができる。紫外 から近赤外までの連続スペットルを有する光は処理室1 02外に設けられた光照射手段116から光導入窓11 5を介して複型重転106に開きされる。

【0024】同似に示される受職に於いては、坩場11 の内に仕込まれたドーパント源は、フィラメント111 によって加熱され無発する。無発したドーパント調は、 被処理基板106の半導体表面に付着する。これと同時 に、光照射手段116より紫外から近赤外までの連続ス ペクトルを4寸さ光が被処理基板106表面に開射され る。この光照射により、紫外光の寄与により半導体衰面 は常に活性な状態とされ、かつ可視・近赤外光の寄与に より半導体表面が加熱され半導体内部へのドーパント元 表の拡散が低温される。

[0025]

【実施例】以下に、本発明の半導体表面処理方法及び装置の実施例を述べて本発明を更に説明するが、本発明は これにより何等限定されるものではない。

【0026】実施例1

本実施例においては、図3の断面模式図に示す層構成の pin型a-Si光起電力素子308を図1に示す装置 を用いて作製した。

【0027】該先起電力素子は、基板301上に下部産 極302、n型半導体層303、1型半導体層304、 p型半導体階305、透明環機306及び装電機極30 7をこの順に増積形成した光起電力素子308である。 なお、未光起電力素子では透明機極306の側より光の 入射が行なわれることを前提としている。

【0028】まず、ステンレス製角型基板 (5cm×5cm)を市販のスパッタ装置 (アルバック社製、5BH-206日)にセットし、Ag (99.99%)をターゲットとして用いて0.3μmのAg薄膜を、また連続してZnO(99.999%)をターゲットとして用いて1.5μmのZnO薄膜をスパック蒸着し、下部電極302を形成した。

【0029】ひき続き、数下部電極の形成された基板を 市販のプラズマCVD装置(アルバック社製、CHJ-3030)にセットした。排気ポンプにて、反応等器の 排気管を介して、荒引き、高真空引き操作を行なった。 この時、基板の表面温度は250℃となるよう、温度制 御機柄により削削した。

[0030] 十分に排気が行なわれた時点で、ガス導入 管より、SiH,300scm、SiF、4scm、PH、 H,(1%H,450) 55scm、H,40sccを導入 し、スロットルバルブの開度を開整して、反応容器の内 圧を110rに保持し、圧力が安定したところで、責ちに 高財産電影と2000wの第2を投入した。プロ 5分間持続させた。これにより、n°半導体層303と してのna一Si:H:F膜が下部電極302上に形 成された。

【0031】再び排気をした後に、今度はガス導入管よりSIH、300scm、SiF、45cm、H: 40scm を導入し、スロットルバルブの開度を観整して、反応容器の内圧を11crrに保持し、圧力が安定したところで、直ちに高周波電源より150Wの電力を投入した。プラズマは40分間持続させた。これにより、1型半導体層304としてのa-Si:H:F膜が1型半導体層303上に形成された。

【0032】次に基板301をプラズマCVD装置より 取り出し、図1に示す半導体表面処理装置101にセッ トした。また坩堝110には粒状ほう素 (99%) を仕 込んだ。

【0033】まず排気11112より10 *TOTF以下に真空排気した後に、フィラメント111に電液を流しては 素の無発を開始し、光照射手段116を点対し、基板 301(106)表面に紫井から近赤外までの連続スペ クトルを有する光を照射した。3分後に蒸着及び光照射 を止め処理第102を大気リークした後に基板を取り出した。

【0034】次に通常の真空蒸着により透明電極306 (1TO)を形成し、更に集電電極307(A1)をマスク蒸着して光記電力素子308を完成させた。

[0035] 作製した光短電力乗子308について、A M1.5 (100mm/cm) 光照射下にて特性評価を行な ったところ、光電変換効率で9.0%が得られた。ま た、AM1.5 (100mm/cm) 光の500時間連続照 射後の光電変換効率の別別値に対する変化率を測定した ところ18%以内であった。

【0036】実施例2

本実施例においては、図4の断面模式図に示す層構成の a-Si/a-Siタンデム型光起電力素子413を図 2に示すロールトゥロール装置242を用いて作製し た

【0037】鉄光健電力票子413は、基板401上に 下部電板402、第1のセル411を構成する7型半導 体層403、1型半導体層404、P型半導体層40 5、更に第2のセル412を構成する7型半導体層40 6、1型半等体層47、P型半導体層408、更に透 明電板409公域電電板410をこの順立機形成した光起電力票子でお透り 電板409の側より光の入射が行なわれることを前提と している。

【0038】図2の装置242は、帯状のステンレス鋼製基板204に連続的に光電電力素子を形成するもので 型チャンパー213、第1の1型チャンパー222、第1のp型チャンパー222、第1のp型チャンパー(不図示)、第2のp型チャンパー(不図示)、第2のp型チャンパー(不図示)、第2のp型チャンパー(不図示)、第2のp型チャンパー(不図示)、変2のp型チャンパー、第2のp型チャンパー、第2のp型チャンパー、第2のp型チャンパー、第2のp型チャンパー、第2のp型チャンパー、第2のp型チャンパー213、第2のp型チャンパー213、第2のp型チャンパー213、第1のp型チャンパー22、第10p型チャンパー22、第10p型チャンパー213、第1のp型チャンパー213、第1のp型チャンパー213、第1のp型チャンパー215、243、126(他不図示)により隔離され、チャンパー間の不純物の混入を防止している。

【0039】 同図に於いてまず基板送り出し室203 は、帯状基板204がセットされている函体であり、成 映中はこの基板送り出し第203からガイドローラー2 05を介して反応室~基板204が連続的に搬出され る。また排気口202及びバルブ201を介して基板送 り出し室203は真空排気される。

[0040] 基板参取り室239は、成膜された帯状基 板の巻き取りを行なう函体であり、成膜中はこの基板参 販り室239×ガイドローラ-237を介して反応室か ら基板が連続的に触入される。また排気口240及びパ ルブ241を介して基板参取り室239は真空排気され ス

【0041】 n型チャンパー 213 及び i 型チャンパー 22 2 i 、 ブラズマ C V D チャンパーでありそれぞれ n 型半導体層及び i 型半導体層を地積する。 テャンパーウで基板は基板加熱 i ーク214, 223 i より加熱され 所定の基板温度に制御される。 原料プスは原料プス供給 管210, 218 i の供給され、陰極 i 11, 220 i 基板間に生起されたプラズマにより分解され基板上に半導体膜が形成され、更に排気 i 120 i 9, 219 i 9 i 9 i 9 i 9 i 10 i 10 i 10 i 11 i 12 i 10 i 12 i 13 i 14 i 15 i 15 i 15 i 16 i 16 i 17 i 17 i 18 i 19 i 18 i 18 i 19 i 19 i 19 i 20 i 19 i 20 i 21 i 21 i 21 i 20 i 21 i 21 i 20 i 21 i 21 i 21 i 20 i 21 i 21 i 21 i 20 i 21 i 22 i 22 i 23 i 24 i 24 i 25 i 26 i 26 i 27 i 27 i 28 i 29 i 29 i 20 i 20 i 21 i 21 i 20 i 21 i 21 i 20 i 21 i 21 i 21 i 21 i 21 i 22 i 21 i 22 i 22 i 23 i 23 i 24 i 24 i 25 i 26 i 27 i 27 i 28 i 28 i 29 i 29 i 20 i 20 i 20 i 21 i 21 i 20 i 21 i 21 i 21 i 21 i 22 i 24 i 25 i 26 i 26 i 27 i 28 i 28 i 28 i 28 i 28 i 29 i 29 i 29 i 20 i 20 i 20 i 20 i 21 i 22 i 29 i 29 i 20 i 21 i 20 i

[0042] p型チャンパー227は本発明の方法を用いた本発明の半線体表面処理設置である。基板は<u>基板加 熱ヒータ228により所存の辺</u>度に削壊される。様本と パー内は排気「244より真空排気される。標準などの p型ドーパントは坩堝232に仕込まれ、無発版加熱電 源233よりプーラントトで調洗を流すことにより加熱 され蒸発する。紫外から近赤外までの連練スペクトルを 有する光止光源246とり放射され光準入限245を小 して基板表面に附着される。振発したp型ドーパント元 素は基板表面に付着し、基板表面が加熱されることによ りi型半準件表面にp型ドーパントが拡散し、p型層が 形成される。

【0043】ガスゲート207,215,243,236(他不図示)には、チャンバー間のガスを隔離するためにAr、水素などの締引ガスがガス薄入口206,208,216,217,224,225,235,234(他不図示)より導入される。

【0044】このようなロールトゥロール装置を用いて 光起電力素子413を作製した。

[0045]まず、ステンレス鋼製帯状基板204を連 統スパック製度 (不図示) にセットし、AIーS1 (5 % S1)をサーゲットとして用いて0.2μmのAIー S1薄膜を、また連続してSnO。(99.99%)をターゲ ットとして用いて0.1μmのSnO/薄膜をスパック 振着し、下部に積402を形成した。

[0046] ひき続き、該下部電極402の形成された 帯状基板を図2で示したロールトウロール装置にセット した。その後、排気ポンプ (不図示)にて、条チャンパ 一の排気管を介して真空引き操作を行なった。この時、 基板の表面温度は250でとなるよう、温度耐御機構に より制御した。

【0047】十分に排気が行なわれた時点で、ガス導入 管210,218より、第1及び第2のn型チャンパー にはSiH_e/PH_e/H_eを、第1及び第2のi型チャンパーにはSiH_e/SiF_e/H_eを、ガスゲートには Arガスを導入し、n型及びi型チャンパーの内圧を5 OmTorrに、またp型チャンパーの圧力は1mTorrに保持 した。

【0048】 圧力が安定したところで、各高周被電源より電力を投入し各のチャンパー内でプラズマを生起させ、また無差額加熱装度、光酸の電源も投入して、放電等が安定したところで帯状基板を搬送スピード20cm/m inで図中左側から右側方向へ搬送させ、連続して、n,p/n,p や半単純像とす機能した。

【0050】作製した太陽電池モジュールについて、A M1.5 (100㎡/cm) 光照射下にて特性評価を行なったところ、光電変熱効率で7.3%以上が得られ、更にモジュール間の特性のパラツキは9%以内に納まっていた

【0051】また、AM1.5(100mW/cm²)光の5 00時間連続照射後の光電変換効率の初期値に対する変 化率を測定したところ16%以内に納まった。

【0052】これらのモジュールを接続して1kWの電力 供給システムを作製することができた。

【0053】実施例3

本実施例においては、実施例2と同様に図4の断面模式 図に示す層構成のa - Si/a - Si タンデム型光起電 力素子を図2に示すロールトゥロール装置242を一部 改造した装置(不図示)を用いて作製した。図2の装置 と異なるのは第2の1型チャンバーに第1または第2の p型チャンバーと会と同じ本発明の半導体表面処理装置 を用いたことである。第1及び第2のp型チャンバーに は蒸発顔として粒状のほう業(99%)を、また第2の n型チャンバーには拡大のほう業(99%)を、また第2の n型チャンバーには拡大のロットゥロール装置を用いて 大起電力素子413を作製した。

【0055】まず、実施例 2 と同様にステンレス鋼製帯 状基板を連続スペッタ装置にセットし、A1-Si(5 %Si)をターゲットとして用いて0.5μmのA1si 溥襲を、また連続して2nO(99,99%)をターゲ ットとして用いて0.5μmのZnO溥號をスペッタ燕 着し、下部電極402を形成した。

【0056】ひき続き、該下部電極402の形成された 帯状基板をロールトカロール装置にセットした。その 後、排気ポンプにて、各チャンバーの排気管を介しての 受引き操作を行なった。この時、基板の表面温度は25 0℃となるよう、温度制卵機構により制御した。

【0057】十分に排気が行なわれた時点で、ガス導入 管より、第1のn型チャンバーにはSiH₄/PH₄/H 。 を、第1及び第2の1型チャンパーにはSiH、/Si F、/H。 ド、/H。 ガンで開度を調整して、第1の1型及び第1、2 の1型チャンパーの内圧を50mTortに保持した。また 第2の1型チャンパーの内圧を50mTortに保持した。 の圧力はそれぞれ1mTortに保持した。

【0058】圧力が安定したところで、各萬無酸電源と の電力を投入し各々のチャンパー内でブラズマを生起さ せ、また無条額加熱装置、光郷の電源も投入して、放電 等が安定したところで帯状基板を搬送スピード20cm/m inで機送させ、速続して、n, i, p/n, i, p型半 導体層を観聴形成した。

【0059】 帯状基板の全長に亘って半導体層を積層形成し、治維後取り出し、更に、連続モジュール化装置に、30cm×120cmの太陽電池モジュールを運統件製した。作製した太陽電池モジュールについて、AM1.5(100m/cm) 光照射下にて特性評価を行なったとコール間の特性のパラツキは9%以内に納まっていた。【0060】また、AM1.5(100m/cm)光の50時間連続照射後の光電変換効率の初期値に対する変化率を観度したとろ15%以内に納まっていた。

【0061】実施例4

本実施例においては、図5の断面模式図に示す層構成の a - SiC/a - Si/a - SiGeトリブル型光起電 力素子を図2に示すロールトタロール装置242を一部 放造した装置(不図示)を用いて作製した。本実施例で 用いた装置は、実施例2で用いた装置に更に第3のn 型、i型及びp型チャンバーを追加したものであり、第 1、第2及び第3のp型チャンバーのみが本発明の半導 体表面処理チャンバーであり、他のチャンバーはプラズ マCVDチャンバーであり、

【0062】図5に示す光起電力素子は、基板501上 に下部離極502、第1のセル514を構成する1型半 特体層503、1型半導体層504、p型半導体層50 5、更に第2のセル515を構成する1型半導体層50 6、1型半導体層507、p型半導体層508、更に第 3のセル516を構成する1型半導体層509、1型単 増体層510, 2型半導体層519、1変距離 2及び集電電板513をこの順に堆積形成した光起電力 素子517である。なお、4米記電力素子では透明電極 512の側より光の入射が行なわれることを前機として いる。

【0063】このようなロールトゥロール装置を用いて 光起電力素子517を作製した。

【0064】まず、実施例2と同様にステンレス鋼製料 状基板を連続スパック装置にセットし、A1(99.9%) をターゲットとして用いて0.3μmのA1薄類を、ま た連続してZnO(99.99%)をターゲットとして用い て0.3μmのZnO薄膜をスパッタ蒸着し、下部電極 502を形成した。

【0065】ひき続き、該下部電極502の形成された 帯状基板をロールトウロール装置にセットした。その 後、排気ポンプにて、各チャンパーの排気管を介して真 空引き操作を行なった。この時、基板の表面温度は25 0℃となるよう、温度削縮機構により削御した。

【0066】十分に排気が行なわれた時点で、ガス導入 骨より、各n型チャンパーにはSiH ペP H₂/H ₂を、第1のi型チャンパーにはSiH ペGeH /H₂ を、第3のi型チャンパーにはSiH ペSiF ペH₂ を、第3のi型チャンパーにはSiH ペCH₂/H ₂をまたガスゲートにはArガスを導入し、スロット ルバルブの開度を調整して、各n型及びi型チャンパー の圧力と500mでに保持した。また各n型ケャンパー の圧力は同でに保持した。

[0067] 圧力が安定したところで、各高階設電源法 り電力を投入し各々のチャンパー内でプラズマを生起さ せ、また無奈筋肌熱装置、光筋の電源も投入にて、放電 等が安定したところで帯状基板を搬送スピード30cm/m inで搬送させ、連続して、n,i,p/n,i,p/ n,i,pwi等状層を網形が起した。

【0068】帯状基板の全長に亘って半導体層を積層形成し、冷却後取り出し、更に、連続モジュール化装置にて30cm×120cmの水陽電池モジュールを連続作製した。作製した太陽電池モジュールについて、AM1.5(100mVcm)光照射下にて特性評価を行なったところ、光電変換効率で9.1%以上が得られ、更にモジュール間の特性のバラツキは7%以内に納まっていた。

【0069】また、AM1.5 (100mW/cm) 光の5 00時間連続照射後の光電変換効率の初期値に対する変 化率を測定したところ9%以内に納まった。

【0070】これらのモジュールを接続して5kWの電力 供給システムを作製することができた。

【0071】実施例5

本実施例においては図6に示すような構成の多結晶Si 太陽電池について説明する。Wacker社製の表面が研磨さ れた直径6インチのn型多結晶Siウェハー(比抵抗2 ohm-cm) を基板として用意した。フッ酸にて自然酸化膜 を除去した後、この基板を図1の装置に研磨面が表向き となるようセットした。蒸発源として純度99.9%の粒状 のGaを坩堝110に仕込んだ。ドーピング条件として は、圧力10 Torr、基板温度100℃、光源からの光 の照射及び蒸発を150秒継続してp型領域602を形 成した。ついで蒸発源を純度99.9%の粒状のSbに交換 し、基板を裏返しにセットしなおした以外は同様のドー ピング条件で、n型領域603を形成した。このn領 域603はいわゆるバックサーフェスフィールドを形成 し、キャリアの電極近傍での再結合を防ぎ、更にオーミ ック性を向上させる為のものである。ついで両面にT Pd、Agの積層からなる電板604,605を電 子ビーム蒸着法で形成した。表面の電橋は光の入射をあまり妨げないようマスクをかけてグリッド状とした。電極を形成した後400℃にて2分間シンタリングを行なった。ついで表面にZnSとMgFzを積層し反射防止層606とした。

【0072】この試料を2cm角に切って太陽電池特性を評価したところ、 η が $15.0\pm0.5%$ と極めて優れた特性及び均一性が示された。

【0073】実施例6

本実施例は図7にその断面構造を示すa-Si TFT の例である。コーニング#7059ガラスを基板701 としてこの上にCrを蒸着し、さらにフォトリソグラフ ィー工程にてゲート電極702を形成した。ついで市販 の容量結合型高周波グロー放電装置にてSiHとアン モニア(NH)を原料ガスとして厚さ3000Åのア モルファス空化シリコン (a-SiN)膜703を堆積 した。この上に同じ装置を用いて厚さ2000Aのi型 a-Si層704を堆積した。この上に同じ装置で再び 厚さ3000Aのa-SiN層を堆積しチャネル部70 5を残してフォトリソグラフィー工程にてエッチングし た。この後試料を図1に示す本発明の半導体表面処理装 置にセットし蒸発源として純度99%の粒状のリンを用 い、ドーピング条件として、圧力10 Torr、基板温度 80℃として、光照射及び蒸発を200秒間継続しn 型の領域706を形成した。ここでチャネル部のa-S iN705は絶縁体であるため表面にドーピングによる 低抵抗領域ができる事はない。 ついでこの上にA1を厚 さ2000 A蒸着し、さらにチャネル部をフォトリソグ ラフィー工程にてエッチングしソース部707、ドレイ ン部708としてTFTを形成した。尚ここでチャネル 長は10 umである。

【0074】このようにして製造されたTFTのゲート、ソース、ドレインに各・準線を図着しトランジスタ特性を20cm角の範囲に該って評価した。ドレイン電圧15Vの時、ゲート電圧15VとのVとのON/OFF比は1.8×10⁸価±12%と優れたものであった。 本発明の方法ではチャネル部がaーSiNで保護され、エタリのが性も優れていると考えられる。後つて本発明の方法によるTFTは大型の検品ディスプレーのアクティブマトリックス回路に用いるのに最適なものである。 【0075】

【発明の効果」以上説明したように、本発明による方法 及び装置は真空無着を応用したもの。 本等 デバイスの製造において、特性の優れたり製またはn型 の半導体を大面積に渡り均一性よく、短い処理時間で製 造することができ、特に高性能な太陽電池や悪黒ディス ブレーの様な大面積の半導体デバイスの低コストでの製 造を可能とした。

【0076】また、大面積化が容易なため量産性の高い

ロールトゥロール装置にも応用でき、大幅なスループッ トアップ及び低コスト化が可能となった。

【図面の簡単な説明】

【図1】本発明の方法を用いた本発明の半導体表面処理 装置を示す。

【図2】本発明の装置をロールトゥロール装置に組み込 んだ例を示す。

【図3】本発明を用いて作製したpin型a-Si光起 電力素子の断面模式図である。

【図4】本発明を用いて作製したa-Si/a-Siタ ンデム型光起電力素子の断面模式図である。

【図5】本発明を用いて作製したa-SiC/a-Si /a-SiGeトリプル型光起電力素子の断面模式図で ある。


【図6】 本発明を用いて作製した多結晶シリコン光起電 力素子の断面模式図である。

【図7】本発明を用いて作製したa-SiTFTの断面 模式図である。


【符号の説明】

- 101 半導体表面処理装置
- 102 処理室
- 103 高周波電源
- 104 締縁物
- 105 基体ホルダー
- 106 被処理基板
- 110 坩堝 111 フィラメント
- 112 排気口
- 113 蒸発源加熱用電源
- 115 光導入窓
- 116 光源


[2]1]




[図6]





[図3]



[図4]







フロントページの続き				
(51) Int. Cl. ⁵ H O 1 L 29/784	識別記号	庁内整理番号	FI	技術表示箇所
31/04				
		7376-4M	HO1L 31/04	A